я на всякий случай оба типа синхры поддерживаю. отключить ДЕ никогда не поздно.

вроде сгенерил синхи, включая ДЕ. сделал 2 бита на цвет, больше мне пока не надо. сначала нарисую серый квадрат, потом буду из набортной СРАМ брать. потом останется выдумать (скопипастить) процедуры рисования линий.
отчень вотчень слождный кот:

PHP - Код

`define th 525//Horizontal cycle
`define tv 286//Vertical cycle
`define thd 480//Horizontal display period
`define tvd 272// Vertical display period
`define tvp 10//Vertical pulse width
`define tvb 2//Vertical back porch
`define thp 41 //Horizontal pulse width
`define thb 2//Horizontal back porch
//============================================================
module tft_sync(pix_clk, H_sync, V_sync, DE, color);
// input reset,
input pix_clk; //LCD pixel clock
output reg H_sync; //LCD horiz sync
output reg V_sync; //LCD vert sync
output reg DE; //LCD DE sync
output reg[5:0] color;

//local variables
reg[10:0] h_syn_cnt;
reg[10:0] pix_cnt;
//set initial values for variables
initial begin
h_syn_cnt = 11'h0;
pix_cnt = 11'h0;
DE = 1'b0;
H_sync = 1'b0;
V_sync = 1'b0;
end

always @ (posedge pix_clk) begin//
/* if (reset) begin
h_syn_cnt <= 11'h0;
pix_cnt <= 11'h0;
DE <= 1'b0;
H_sync <= 1'b0;
V_sync <= 1'b1;
end
*/
if(pix_cnt == `th) begin
pix_cnt <= 0;
H_sync <= 1'b0;
h_syn_cnt <= h_syn_cnt + 1;
if(h_syn_cnt == `tvp) V_sync <= 1'b1;
if(h_syn_cnt == `tv) begin
V_sync <= 1'b0;
h_syn_cnt <= 0;
end
end
else begin
pix_cnt <= pix_cnt + 1;
if( pix_cnt == `thp) H_sync <= 1'b1;
if( h_syn_cnt >= (`tvp + `tvb) && h_syn_cnt <= (`tvp + `tvb + `tvd)) begin
if( pix_cnt == (`thp + `thb) ) DE <= 1'b1;
if( pix_cnt >= (`thp + `thb + `thd) ) begin
DE <= 1'b0;
//set 24 bit pixel data
color[1:0] <= pix_cnt[1:0];
color[3:2] <= pix_cnt[1:0];
color[5:4] <= pix_cnt[1:0];
end
end
end
end

endmodule

эта, начальник, почему в коде выравнивание сбивается? неготично-с.

Цитата

эта, начальник, почему в коде выравнивание сбивается? неготично-с.

и строчки разноцветные..

че, вполне, готичненько, вот только я нифига в этом не понимаю..
КАК можно взять настоящий сдвиговый регистр и засунуть его в этот птичий язык?! а регистров с полсотни и взаимосвязь через полсотни проводников? как такое без схемы мастрячить?

кстати, форматирование похоже глотает движок форума.. и очень неприятно копипастить с форума в линуксовые сорцы..

ВалЭрич, ты чё, правда в схематике рисуешь? силеееен брат. я пробовал для ЦПЛД, жуткие воспоминания.
Паш... попроси пожалста пофиксить багу с выравниванием. ну код вообще не читается.

Цитата

ВалЭрич, ты чё, правда в схематике рисуешь? силеееен брат. я пробовал для ЦПЛД, жуткие воспоминания.

я старый аксакал (или саксаул) и мне эти новомодные штучки ниасилить..
возможно я в свое время промахнулся - надо было купить кит АРМ+ФПГА на 9g45, имхо, оптимальная комбинация для творчества.. но то ли их еще не было, то ли я не заметил.. икстри..
кстати, рисуется относительно комфортно и достаточно наглядно, что для Altera, Xilinx, Lattice - вроде уже 0x64 раз упоминал, что на всех трех семействах нарисовал графические корки (принцип то практически одинаковый).. времени грохнул - коллосаль! но мне интересен процесс, а не результат..

а ты, давай тренируйся, потом раздобудешь кристалл пожирнее, туда упакуешь и АРМ и графику, наружу только мозги и АЦПшечки :)

я вот еще че думаю. надо двойную буферизацию делать. один буфер показываем, во второй рисуем. дорисовали - буфера поменяли. но нужен флаг разделения доступа к памяти. если я одновременно начну писать и читать будет некомильфо.
еще мысль. не зря ли я пытаюсь в ФПГА засунуть чисто микроконтроллерную задачу с отрисовкой графики.
в качестве буфера для АЦП все-таки надо использовать внутреннюю память ФПГА.
еще момент. у нас опорник 50 мгц, а для АЦП надо 80 мгц. либо внешний генератор думать, либо с ФАПЧ разбираться.

Цитата

я вот еще че думаю. надо двойную буферизацию делать. один буфер показываем, во второй рисуем. дорисовали - буфера поменяли. но нужен флаг разделения доступа к памяти. если я одновременно начну писать и читать будет некомильфо.
еще мысль. не зря ли я пытаюсь в ФПГА засунуть чисто микроконтроллерную задачу с отрисовкой графики.

эта мысль не нова - тут зависит от твоего умения, кол-ва ресурсов ФПГА и производительности АРМа..
посчитай трафик - если небольшой, то выгоднее перегнать в АРМ и отобразить, если существенный, то лучше пусть ФПГА потеет..

Цитата

в качестве буфера для АЦП все-таки надо использовать внутреннюю память ФПГА.

встроенной памяти немного и измеряется в килобитах, поэтому пристегивают внешнюю..

Цитата

еще момент. у нас опорник 50 мгц, а для АЦП надо 80 мгц. либо внешний генератор думать, либо с ФАПЧ разбираться.

DCM тебе поможет (С) Бендер
http://www.starterkit.ru/html/index.php?name=forum&op=view&id=7050&num=5#7389

раз уж я делаю видеоконтроллер для ЖКИ, там и меги8 хватит чтобы сеточку нарисовать. в общем я пока запутался, заведу в реальной железке ЖКИ - буду посмотреть.
встроенной памяти мне должно хватить на буффер в пару килобайт.
по ДЦМ, тут все понятно кроме одного. оно мне говорит, что IP корки не поддерживаются моим процом, хотя в свойствах он есть. наверное лекарство неправильно встало. х.з. как лечить теперь. наверное буду руками ДЦМ прикручивать.

Цитата

раз уж я делаю видеоконтроллер для ЖКИ, там и меги8 хватит чтобы сеточку нарисовать. в общем я пока запутался, заведу в реальной железке ЖКИ - буду посмотреть.

чисто на поиграться М8 вполне хватит, но я бы смотрел в сторону М128+СРАМ или ST105/107..

Цитата

встроенной памяти мне должно хватить на буффер в пару килобайт.

а хз, тут чистая математика - хранение N отсчетов с АЦП за определенный промежуток времени..

Цитата

по ДЦМ, тут все понятно кроме одного. оно мне говорит, что IP корки не поддерживаются моим процом, хотя в свойствах он есть. наверное лекарство неправильно встало. х.з. как лечить теперь. наверное буду руками ДЦМ прикручивать.

о как! а может ты не тот камень указываешь? я вроде DCM визардом заруливал и не про какие лицухи речь не шла..

переустановил весь аццкий софт от хилых. теперь оно может подключать IP корки. с утра почитаю подробно про умножение на ДЦМ.