я вот еще думаю. я не сильно офигел, если хочу начать с контроллера ТФТ ЖКИ с фрэймбуфером во внемшнем чипе СРАМ?
а от вот товарищ один сделал такую штуку на 250-м чипе ссылка на картинку
и останется ли место в ФПГА под окучку АЦП....
скурил пару учебников по верилогу.
вроде разобрался как делать тестбенч для isim. код на верилоге, тестилка тоже на верилоге. можно черта с рогами нарисовать.
попробую сделать pixel clock генератор.
я еще и паяльником могу. гыгы.
гугль и копипаста. в общем сделал делитель с переменным коэффициентом деления. жопом чую, что можно и проще и менее затратно по ресурсам. буду копипастить дальше. тем более, что вга и тфт примеров навалом.
вот как-то так =)
т.е. в принципе, уже можно ЖКИ подцеплять и кормить его горизонтальной синхрой. еще надо пиксельклок поделить с 50-ти мгц. но это уже в майне, пока синхронизаторы вылизываю и с симулятором пляшу.
23.03.2013 15:21
27.03.2013 16:30
