Цитата

supported bitrate is 47348 (66 divider)
...
При возпроизведении звука небольших щелчков не замечали?

Естественно вы их будете замечать - частота дискретизации не совпадает да еще такая разница большая. Я для этого специально подбирал частоту plla - чтобы не было ошибки при выбре делителя для ssc.

А для запуска часиков DS1307 тоже нежно править board файл или достаточно включить в ядре поддержку и подключить сами часы(аппаратно) ?

Я в бутстрапе в регистр plla записывал 0x27FFBF7D - там ровненько все получалось по частоте, процессор при этом работает на частоте 196608000. Хотя скорей всего у вас дело не в этом...

Я в бутстрапе в регистр plla записывал 0x27FFBF7D - там ровненько все получалось по частоте, процессор при этом работает на частоте 196608000.

Хотя скорей всего у вас дело не в этом...

Какие есть варианты причин возникновения щелчков.

Цитата

Какие есть варианты причин возникновения щелчков.

Не знаю, я прото думал что при такой маленькой разнице частот не должна была накапливаться такая ошибка что слышны щелчки.

Но в нем одна особенность, постоянно включен микрофон, и нельзя изменить громкость черезь alsamixer.

static int snd_tlv320aic23b_chip_init(struct snd_tlv320aic23b *chip)
{
int retval,a;

retval = snd_tlv320aic23b_set_bitrate(chip);
if (retval)
return retval;

/* Enable DAC master clock. */
clk_enable(chip->board->dac_clk);

snd_tlv320aic23b_write_reg(chip, 0x0F, 0x00);//RESET
for(a=0;a<0x1000;a++)a=a;
snd_tlv320aic23b_write_reg(chip, 0x0, 0x17);//L line in set gain +0 db
snd_tlv320aic23b_write_reg(chip, 0x1, 0x17);//R line in set gain +0 db
snd_tlv320aic23b_write_reg(chip, 0x2, 0xF9);//L head phone set gain +0 db
snd_tlv320aic23b_write_reg(chip, 0x3, 0xF9);//R head phone set gain +0 db
snd_tlv320aic23b_write_reg(chip, 0x4, 0x39);//analog audio path control, MIC not mute +20dB, lineside -6dB, line in select, bypass
// snd_tlv320aic23b_write_reg(chip, 0x4, 0x3D);//analog audio path control, MIC not mute +20dB, lineside -6dB, mic in select, bypass
snd_tlv320aic23b_write_reg(chip, 0x5, 0x00);//digital
snd_tlv320aic23b_write_reg(chip, 0x6, 0x40|0x20);//turn off osc and clock
snd_tlv320aic23b_write_reg(chip, 0x7, 0x02);//I2S, 16-bit, slave mode
snd_tlv320aic23b_write_reg(chip, 0x8, 0x01 | (SAMPLINGRATE << 2));//DAC/ADC sample rate 48000, USB mode
snd_tlv320aic23b_write_reg(chip, 0x9, 0x01);

/* Enable I2S device, i.e. clock output. */
ssc_writel(chip->ssc->regs, CR, SSC_BIT(CR_TXEN) | SSC_BIT(CR_RXEN));

//!!! clk_disable(chip->board->dac_clk);

return retval;
}