Добрый день!
Плата SK-AT91SAM9G45/M10-XC6SLX V1.C (обозначено на самой плате).
Дошли наконец лапы до экспериментов, но появились следующие вопросы:
1. Где взять схему платы данной версии? (На сайте только А, В и D)
2. Не пойму, что за package (корпусировка) ПЛИС -- нужно для создания проекта в Xilinx ISE и, собственно, мапинга портов. Для данной ПЛИС там есть варианты: CSG324, FTG256, CSG225 и CPG196.
3) Подаётся ли на ПЛИС какой-либо тактовый сигнал постоянно?
Если да -- на какую ногу и с какой частотой.
1) Все отличия D ревизии указаны на самой схеме ...
2) CSG324
3) Отдельный генератор на плате предусмотрен (DA1) но не устанавливается, в штатном виде, тактирование ведется с ARM - 50МГц.
Тактирование ПЛИС включается сразу после запуска платы или его надо както активировать?
Если его надо активировать, то как это можно сделать из линукса?
Судя по схеме платы, тактирование 50 МГц должно идти от E_TXC через R43, но он не установлен.
В то же время, чем тактируется синтезируемый в ПЛИС MicroBlaze, в таком случае непонятно вообще...
Должен ли на резисторе R15 (по схеме ревизии С) осциллографом смотреться меандр 50 МГц?
А то что-то никак не запущу свой проект (работавший до этого) после ремонта платы.
Вам виднее откуда тактируете логику ...
Для штатных прошивок и примеров, тактирование берется с процессора и соответственно через R15 должно идти 50МГц.
Прошивка штатная.
Загрузка происходит со штатной прошивкой платы (с успешным прохождением теста FPGA), после чего по сети или с флэшки копируется новый bit-файл для FPGA.
При этом (даже до загрузки своих файлов) на резисторе почему-то что-то среднее между треугольником и синусоидой.
01.03.2012 20:29
05.10.2012 20:36