ок спасибо. Там вроди CLKFB надо соединить с CLK0 и внутри элемента указать множитель и делитель.. и по идее должно работать

спасибо, при случае попробую задействовать - меня (индикатор) даже 10МГц вполне устроят..

У меня матрица привередливая.. никак нему сформировать правильные времянки ей :( а другой матрицы нету пока

надеюсь не LVDS интерфейс? обычная TFT? при наличие осцилла, терпения и удачи вполне можно прикрутить

да простая матрица..как это называется.. LVCMOS вроде.. когда лог 1 это 3.3вольта. 18бит по 6 бит на цвет.
щас вот прикрутил к твоей схеме DCM на 40 мег..осталось тока константы подобрать на компараторах под мою синхру (если я правильно понял схему).

P.S
А вот моЙ вариант DCM


В свойствах элемента ставим множитель и делитель.
и вот ещё кой какая инфа
http://www.kit-e.ru/assets/files/pdf/2007_05_88.pdf

ОК, спасибо за пояснения для DCM
да, четыре константы слева формируют параметры строчного и кадрового импульса. если что-то непонятно постараюсь объяснить..
вот часик помышевозил:

вот прикрутил 3 бита синего:



вот так изменил смеситель синхры - по-хорошему надо осциллом смотреть



дальше начинаются развилки по деятельности, например:
1. у индикатора 16-18 пинов цвета, а статика на плате 8-ми битная - можно оставить как есть и работать с 256 цветами
2. потруднее задача - удвоить тактовую на счетчике адреса и делать две выборки из SRAM с накоплением в регистрах - сформировали 16 бит/Hi-color - радуемся как вывернулись - тут две "кочки" - хватит ли быстродействия SRAM и более неприятная - ее количество. 320x240x16b или 480x272x16b еще можно, а вот 640x480x16b уже фиг, требуется 610кбайт..
3. исходя из последнего размышления, в комплект к плате был дозаказан еще один чип SRAM 512kB. его можно применить в двух ипостасях
3.1 соединить все выводы параллельно кроме данных - вот и шинка на 16 бит..
3.2 прицепить независимо на ФПГА - получить физически независимое ОЗУ для организации двухстраничного буфера экрана..
4. ах да.. неизбежная проблема организации интерфейса наружу (иначе зачем все это затевалось) :)))
- параллельный 8/16 битный
- интерфейс SPI
- что-нить самописное экзотическое

Ух.. какая работа. Только пришел домой, прочитал вот.
Начну с непонятного:
На синхросигналах стоит 2 компаратора у каждого свои константы. Константы это задают время действия синхросигнала?
Т.е. от (константа на первом компараторе) и до (константа на втором) и потом на смеситель в виде элемента И. Я правильно понял?
Про память, если вешать независимо, хватит ли выводов у FPGA ? получается память + 18 бит + 2 синхры +1 тактовая на дисплей и надо ещё оставить на интерфейс это при том что не все выводы ПЛИС являются I/O.
Про интерфейс.. имхо параллельная шина 8/16 бит самое то.. SPI будет медленным для 640х480 мне кажется... вот..

по задумке (если рассматривать узел строчной как пример) верхний компаратор формирует частоту строк, например у меня написано Hsync=17140Hz, входную я подал 12.5МГц, т.о. надо поделить на 0x2d9. нижний формирует длительность строчного импульса
далее Hsync подается на второй блок формирования кадровой частоты, там все тоже самое
два комплекта компараторов справа формируют сигнал разрешения в видимую область..
не гарантирую, что все это правильно, но пока работает :)
по идее, для твоей матрицы надо подать тактовую, две синхры и наверно разрешение - уже должен появиться растр
кстати, у этого MIO430 есть прикольный режим "демо", вроде достаточно подать тактовую и разрешение и он начинает сам неспешно переключать цвет экрана и шахматку выводить - молодцы! наверно это фишка HX8257

с выводами я пока не считал, так, пофантазировал.. упс.. позже допишу..

update дописываю.. по-идее, если выводы разъема X4 отдать под второй чип, то должно остаться 3 из X3 и ~5 из X4 и 0 из X1 - т.е. 7-8 свободных выводов, явно на параллельный не хватает, только на SPI. зато два независимых чипа
у варианта с параллельником есть большой, я бы сказал фатальный недостаток - его очень сложно прицепить к существующим китам (я не рассматриваю вариант 9260-S3 с готовым соединением). То как я пробовал на 9260 работать в режиме GPIO доказало тупиковость этого решения (и на форуме об этом писалось)..
в моем случае я кит на МНУКе не рассматриваю - там есть готовый контроллер..
ну а в случае 9260 есть три варианта
- тот же режим GPIO - для отладки и тестирования
- SPI режим - тут надо посчитать, исходя из максималки SPI, сколько реально можно пропустить через интерфейс
- ну и экстрим - попробовать подсесть на шину 9260, но тут надо очень внимательно все просчитать, зато бонусов масса

для начала можно сделать SPI .. мне кажется будет проще всего.. медленно конечно.. И где то я видел уже готовую реализацию ведомого SPI для FPGA.