Пример к плате SK-MLPC2478, SRAM_TEST, LPC2300.s:

PLLCFG_Val EQU 0x0000000B
CCLKCFG_Val EQU 0x00000004

Я правильно понимаю что частота ПЛЛ = 12*2*(11+1)=288 МГц
Частота процессора 288/(4+1) = 57,6?
Если да, то(из ДШ):

CCLKCFG:
7:0 CCLKSEL Selects the divide value for creating the CPU clock (CCLK) from the
PLL output.
Only 0 and odd values (1, 3, 5, ..., 255) are supported and can be
used when programming the CCLKSEL bits.
Warning: Using an even value (2, 4, 6, ..., 254) when setting the
CCLKSEL bits may result in incorrect operation of the device.

Как быть с "incorrect operation of the device"? (значение 4)
Почему не 288/(3+1) = 72МГц? Плата не позволяет или другие причины??